【儀表網 研發快訊】近日，華中科技大學集成電路學院葉大蔚課題組在固態電路領域國際期刊《IEEE 固態電路雜志》(IEEE Journal of Solid-State Circuits，簡稱JSSC)上發表了題為“采用磁互阻技術的串聯諧振壓控振蕩器分析與設計”(Analysis and Design of a Series-Resonance VCO With Magnetic Mutual Resistance)的研究論文。成果曾首發于芯片設計領域會議2025 IEEE VLSI 技術研討會(2025 IEEE VLSI Symposium)，該工作發表后受到了學術界與工業界的廣泛關注，隨后受邀投稿至JSSC特刊用于以長文形式詳述其核心理論、設計方法與實驗驗證, 目前順利獲得接收。這也是學院首個同時在VLSI和JSSC上進行發表的工作。
毫米波頻段頻率生成的頻譜純度是5G及未來通信系統的技術難點。針對毫米波頻段壓控振蕩器(VCO)在低相位噪聲、低功耗及緊湊面積之間難以平衡的挑戰，論文提出基于磁互阻(MMR)的新型串聯諧振VCO(SR-VCO)架構。傳統設計若想提高諧振腔阻抗以降低功耗，通常需要增加電感或電阻，但這會不可避免地損耗能量并降低Q值從而惡化相位噪聲。論文提出利用單變壓器的原邊和副邊耦合，通過控制電流之間 90° 的相位偏移，在諧振腔中產生兩個等效電阻(即MMR)。這種電阻是由磁耦合產生的，它既能顯著增強諧振腔的等效阻抗(從而降低核心電流和功耗)，又不會像實物電阻那樣產生熱噪聲并損耗Q值。
基于該原理設計的SR-VCO具有以下幾點優勢：功耗降低， MMR增大了諧振腔阻抗，在不降低Q值的前提下，顯著降低了核心功耗，相較于傳統串聯諧振振蕩器降低約1個數量級。低相位噪聲，論文深入分析了磁互電阻對脈沖敏感函數(ISF)的影響，通過降低ISF幅度，MMR有效抑制了有源器件噪聲，實現了極低的相位噪聲性能，在27.78GHz頻率處達到了-120.09 dBc/Hz (@1MHz offset)，達到國際領先水平。高集成度，由于僅采用一個變壓器，該結構相比于其他多核振蕩器面積顯著降低(僅0.06mm2)，同時達到相當或者更優的相位噪聲性能。
該成果獲得國自然面上項目和深圳市重大科技項目支持。論文第一作者為博士一年級學生陳路陽，通信作者為葉大蔚研究員。葉大蔚團隊的研究方向涵蓋射頻/模擬前端、鎖相環、頻率生成電路及腦機接口電路等。陳路陽自2024年加入實驗室以來，一直專注于毫米波頻率生成芯片設計方向，并于加入課題組一年內，在芯片設計領域頂級會議2025 VLSI Symposium及期刊JSSC上分別發表1篇論文。
所有評論僅代表網友意見，與本站立場無關。